Hardware » BIOS » Описание настроек нового AWARD BIOS (PhoenixBIOS 4.0) » CHIPSET FEATURES SETUP » DRAM R/W Leadoff Timing
| В избранное | Версия для печати | Посетителей: 153 | Просмотров: 225 (сегодня 1) |  |
DRAM R/W Leadoff Timing (число тактов при подготовке выполнения операции чтения/записи) - определяет число тактов на шине до выполнения любых операций с DRAM. Параметр может принимать значения:
- 8/7 - восемь тактов для чтения и семь тактов для записи
- 7/5 - семь тактов для чтения и пять тактов для записи